(19) 音本国特許庁 (JP)

(12) 特 許 公 報 (B 2)

(11)特許番号 特許第3083524号

(P3083524)

(45)発行日 平成12年9月4日(2000.9.4)

(24)登録日 平成12年6月30日(2000.6.30)

(51) Int.Cl.⁷ H 0 3 H 17/00

職別記号 601

F I H 0-3 H 17/00

 $6\ 0\ 1\ M$

G10K 11/178

G 1 0 K 11/16

Н

請求項の数2(全 6 頁)

(21)出願番号	特願平1-59293	(73)特許權者	999999999
			株式会社東芝
(22)出顧日	平成1年3月10日(1989.3.10)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	田代 育夫
(65)公開番号	特開平2-238707		神奈川県川崎市幸区小向東芝町 1 番地
(43)公開日	平成 2 年 9 月21日 (1990. 9. 21)		株式会社東芝総合研究所内
審金請求日	平成8年3月11日(1996.3.11)	(72)発明者	渋谷 信男
			神奈川県川崎市幸区小向東芝町1番地
			株式会社東芝総合研究所内
		(72)発明者	鈴木 成一郎
			神奈川県川崎市幸区小向東芝町1番地
			株式会社東芝総合研究所内
		(74)代理人	999999999
			弁理士 鈴江 武彦 (外3名)
		審査官	工藤一光
			最終買に続く

(54) 【発明の名称】 回転機音消音装置

1

(57)【特許請求の範囲】

【 請求項 1 】回転機の近傍に配置されたマイクロホンから出力される回転機音信号を入力信号とし、該入力信号の基本周波数の周期に同期した基本パルスを発生する基本パルス発生手段と、

前記基本バルス発生器で発生された基本バルスの周期内 に設定標本数(N)に対応させて前記基本周波数のN倍 の周波数を有する標本化信号を発生する標本化信号発生 手段と

前記基本パルスに同期したトリガ信号を発生するトリガ 10 信号発生手段と、

前記標本化信号を用いて前記入力信号をディジタル信号 に変換し、前記トリガ信号が与えられる毎に該ディジタ ル信号を出力するA/D変換器と、

前記A/D変換器から出力されたディジタル信号をフーリ

2

工変換して周波数分析し、これにより得られた各周波数成分に所定の係数を掛ける処理を行う処理手段と、前記標本化信号をクロック信号として用い、前記トリガ信号を与えられる毎に前記処理手段により処理されたディジタル信号をアナログ信号に変換して、消音対象点の近傍に設置されたスピーカに与えるD/A変換器とを具備してなることを特徴とする回転機音消音装置。

【請求項2】前記標本化信号発生手段は、前記基本バルス発生手段で発生された基本バルスを入力として動作する周波数逓倍形のフェーズロックドループによって構成されていることを特徴とする請求項1に記載の回転機音消音装置。

【発明の詳細な説明】 [発明の目的] (産業上の利用分野)

本発明は、回転機音消音装置に係り、特に回転機音信 号をA/D変換して処理した後にD/A変換してスピーカに出 力する回転機音消音装置に関する。

(従来の技術)

ある種の装置では、繰り返し変動する入力信号をA/D 変換器でディジタル信号に変換した後に処理装置本体に 通し、この処理装置本体を通った信号をD/A変換器でア ナログ信号に変換して出力する信号処理装置を必要とす るものがある。このような装置の代表的なものとして、 ある場所での回転機音を人工的に消す回転機音消音装置 10 をあげることができる。回転機が発生する音は、回転数 の整数倍の周波数で繰り返し変動する。回転機音消音装 置は、通常、騒音発生源である回転機の近くにマイクロ ホンを配置するとともに消音対象点の近くにスピーカを 設置している。そして、マイクロホンで得られた回転機 音信号をA/D変換器でディジタル信号に変換した後、フ ーリエ変換器で周波数分析し、各周波数成分信号に必要 な係数を掛け、これをD/A変換器でアナログ信号に戻 し、このアナログ信号をスピーカの入力信号として与え るようにしている。

ところで、このような回転機音消音装置では、一般 に、A/D変換器で用いる標本化信号をそのままD/A変換器 のクロック信号として用いている。そして、標本化信号 の周期、つまり標本化時間を、入力信号の基本周波数の 変動幅を考慮に入れたサンプリング定理から導かれる一 定の値 Δ t に設定するようにしている。

しかしながら、このような回転機音消音装置、つまり 繰り返し変動する入力信号をA/D変換した後にD/A変換し て出力する従来の信号処理装置にあっては次のような問 題があった。すなわち、入力信号の基本周波数がほぼー 定の場合にはそれ程問題とはならないが、基本周波数が 変動した場合には入力信号の波形と出力信号の波形との 整合性が崩れ、良好な制御ができなくなることがある。 第3図は、この現象を回転機音消音装置を例にとって示 したものである。従来の回転機音消音装置では、入力信 号(a)の基本周波数成分の周期に同期したトリガ信号 (b)を発生させる。そして、一定周期の標本化信号 (c)を使って入力信号を標本化し、トリガ信号間で得 られた標本をリアルタイムでA/D変換(d)して取り込 む。今、トリガ信号間を図に示すように、n,n+1、n +2、…とすると、nの期間に取り込まれたディジタル データを n + 1 の期間にフーリエ変換し、各周波数成分 に必要な係数を掛ける。つまり信号処理(e)を行う。 続いて、処理されたディジタルデータを n + 2の期間に 標本化信号(c)をクロック信号に用いてD/A変換 (f)し、アナログデータとして出力(g)させるよう にしている。第3図に示す波形から判るように、入力信 号(a)の基本周波数が一定のときには問題ないが、た

とえば n+1の期間と n+2の期間のように、基本周波

は全く異なった波形になる。したがって、回転機音の良 好な消音は期待できないことになる。また、A/D変換し た信号をフーリエ変換して周波数分析するためにはトリ ガ信号(b)で入力信号を区切って処理する必要がある が、従来の装置ではトリガ信号(b)の周期と標本化信 号との同期がとれていない。このため、入力信号を不連 続に抽出していることになり、このままフーリエ変換す ると処理結果にリーケージエラーが生ずる。これを防ぐ ために従来の装置ではウィンドウ処理を施すようにして いる。しかし、得られたエネルギを示すデータに演算誤 差を考慮した補正を行なわなければならず、しかもこの 処理のために演算時間が長くなる問題もあった。

(発明が解決しようとする課題)

上述の如く、従来のこの種の信号処理装置にあって は、入力信号の波形と出力信号の波形との整合性がとれ ない場合が発生するばかりか、A/D変換からD/A変換に至 る過程でウインドウ処理等の特殊な処理を必要とし、し かも処理に長時間を要する問題があった。

そこで本発明は、入力信号の基本周波数の変化に対応 させて周期が自動的に変化する標本化信号を作る機能を 備え、この標本化信号を使って各サンプリング期間内で 設定された数の標本化を正確に行うことができ、もって 前述した問題点を解消できる回転機音消音装置を提供す ることを目的としている。

[発明の構成]

(課題を解決するための手段)

上記目的を達成するために、本発明に係る回転機音消 音装置は、回転機の近傍に配置されたマイクロホンから 出力される回転機音信号を入力信号とし、該入力信号の 基本周波数の周期に同期した基本パルスを発生する基本 パルス発生手段と、前記基本パルス発生器で発生された 基本パルスの周期内に設定標本数(N)に対応させて前 記基本周波数のN倍の周波数を有する標本化信号を発生 する標本化信号発生手段と、前記基本パルスに同期した トリガ信号を発生するトリガ信号発生手段と、前記標本 化信号を用いて前記入力信号をディジタル信号に変換 し、前記トリガ信号が与えられる毎に該ディジタル信号 を出力するA/D変換器と、前記A/D変換器から出力された ディジタル信号をフーリエ変換して周波数分析し、これ により得られた各周波数成分に所定の係数を掛ける処理 を行う処理手段と、前記標本化信号をクロック信号とし て用い、前記トリガ信号が与えられる毎に前記処理手段 により処理されたディジタル信号をアナログ信号に変換 して、消音対象点の近傍に設置されたスピーカに与える D/A変換器とを具備してなることを特徴とする。

(実施例)

以下、図面を参照しながら実施例を説明する。

第1図には本発明の一実施例に係る信号処理装置、こ こには回転機音消音装置に適用した信号処理装置の例が 数が変化した場合には、出力(g)は入力信号の波形と 50 示されている。

5

図示しないマイクロホンから出力された回転機音信号は入力信号Kとして、一方においては基本パルス発生回路1に入力され、他方においてはA/D変換器2に入力される。基本パルス発生回路1は、フィルタ回路3と波形整形回路4とで構成されており、入力信号Kの基本周波数成分がたとえばマイナスからプラスへ変化するときのゼロクロス時点において基本パルスしを発生するように構成されている。そして、この基本パルスしは、標本化信号発生回路5に導入される。

標本化信号発生回路5は、たとえば周波数逓倍形のフ 10 ェーズロックドループによって構成されている。すなわち、位相比較器6の一方の入力端に基本パルスしを入力するとともに位相比較器6の出力をローパスフイルタ7を介して電圧制御形発振器8の出力を分周器9を介して位相比較器6の他方の入力端に導入している。なお、分周器9の分周比は標本数設定器10によって行われる。したがって、この標本化信号発生回路5では、今、分周器9の分周比を1/Nとし、基本パルスしの周波数をfとすると、常にNf倍の周波数の標本化信号Mを出力する。そして、この標本化 20信号Mは、一方においてはトリガ信号発生器11に与えられ、他方においてはA/D変換器2の標本化信号として、また後述するD/A変換器15のクロック信号として与えられる。

トリガ信号発生器11は、標本化信号Mを1/Nに分周する分周器12と、この分周器12の出力と前記基本パルスしとを入力して基本周波数成分の任意の位相でトリガ信号Pを出力するディジタル比較器13とで構成されている。そして、トリガ信号Pは、A/D変換器2のデータ転送指令およびD/A変換器15のデータ読込み指令として与えられる。

A/D変換器 2は、入力信号 K を標本化信号 M で標本化し、これら標本をディジタル信号に変換して一旦蓄える。そして、トリガ信号 P が与えられ都度、蓄えたデータを処理部14へ転送する。処理部14はA/D変換器 2 から転送されたデータをフーリエ変換して周波数分析し、各周波数成分に必要な係数を掛ける。また、D/A変換器15は、トリガ信号 P が与えられる都度、処理部14からデータを読込み、これを標本化信号 M をクロック信号としてアナログ信号に変換して出力する。このD/A変換器15から出力されるアナログ信号は、前述したように消音対象点の近傍に設置されたスピーカに与えられる。

次に、上記のように構成された装置の動作を第2図を適宜参照しながら説明する。繰り返し変動する入力信号 Kが導入されると、基本パルス発生回路1は、入力信号 Kの基本周波数成分を抽出し、この基本周波数成分の一方のゼロクロス点が到来する毎に基本パルスしを出力する。一方、標本化信号発生回路5は、分周器9の分周比を1/Nとすると、良く知られているフェーズロックドル

6

ープの作用により、基本パルスしの周期の1/Nの周期の 標本化信号Mを出力する。そして、この標本化信号Mお よび基本パルスしを入力してトリガ信号発生回路11から トリガ信号Pが出力される。この結果、A/D変換器2、 処理部14、D/A変換器15が第2図に示すタイミングで動作し、D/A変換器15からアナログの出力信号Qが送出される。

このように、入力信号Kの基本周波数の周期に同期した基本パルスLを発生させるとともに基本パルスLの周期内に設定標本数Nに対応させて基本周波数のN倍で、かつ同期のとれた標本化信号Mを発生させ、この標本化信号Mを使ってA/D変換器2およびD/A変換器15を動作させるようにしている。すなわち、入力信号の基本周波数をf,標本数をN、fの倍調波数をmとしたとき、基本パルスLの一周期内から常にN個の標本を得るために標本化時間 Δ t を、

$\Delta t = 1/(m * f * N)$

に制御しているのである。したがって、第2図に示す n + 2周期目のように基本周波数が変化した場合でも n + 1 周期目と同じ標本数でA/D変換を行うことができる。また、この n + 2 周期目におけるD/A変換も n + 1 周期目におけるD/A変換と同じ数のクロック信号で変換できる。このため入力信号 K と出力信号 Q との位相および波形の整合性を保つことができる。また、入力信号の基本周期内で標本化を終了させることができるので、A/D変換後のデータにフーリエ変換処理を施してもリーケージエラーが生じるようなことはない。したがって、従来装置のように、リーケージエラーを除くために入力した信号に窓関数を掛ける必要がない。このため、窓関数を掛けることによって起こる演算誤差の補正を行う必要がなく、処理速度および処理精度を向上させることができる。


[発明の効果]

以上述べたように、本発明によれば、繰り返し変動する回転機音信号をA/D変換して処理を施した後、D/A変換してスピーカに与える回転機音消音装置において、入力信号である回転機音信号と出力信号であるD/A変換器からスピーカに与えるアナログ信号との波形の整合性を確保できるばかりでなく、ウィンドウ処理のような複雑な処理を必要とせず、処理時間の短縮と処理精度の向上を図り、良好な消音制御が可能となる。


【図面の簡単な説明】

第1図は本発明の一実施例に係る信号処理装置のブロック的構成図、第2図は同装置の動作を説明するための図、第3図は従来の信号処理装置の動作を説明するための図である。

1……基本パルス発生回路、2……A/D変換器、5…… 標本化信号発生回路、11……トリガ信号発生回路、14… …処理装置本体としての処理部、15……D/A変換器。







フロントページの続き

(72)発明者 長安 克芳

神奈川県川崎市幸区小向東芝町1番地

株式会社東芝総合研究所内

(56)参考文献 特開 昭62-15912 (JP, A)

特開 昭60-112(JP, A)

特開 昭62-146004 (JP, A)

特公 昭63-21363 (JP, B2)

実公 昭63-29298 (JP, Y2)

(58)調査した分野(Int.Cl.7, DB名)

H03H 17/00 - 17/08

G10K 11/16